當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，如果TTL電路的輸出電平低于COMS電路的低高電平，則需要將拉阻連接到TTL的輸出端，以增加輸出高電平的值。在COMS芯片上，為了防止靜電造成損壞，未使用的引腳不能懸掛。一般情況下，通過(guò)連接拉阻來(lái)降低輸入阻抗，并提供放電路徑。提高客車(chē)的抗電磁干擾能力。懸掛引腳時(shí)更容易接受外界電磁干擾。通常在1K到10k之間，有著相似的抗拉阻力。

當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，如果TTL電路的輸出電平低于COMS電路的低高電平，則需要將拉阻連接到TTL的輸出端，以增加輸出高電平的值。在COMS芯片上，為了防止靜電造成損壞，未使用的引腳不能懸掛。一般情況下，通過(guò)連接拉阻來(lái)降低輸入阻抗，并提供放電路徑。提高客車(chē)的抗電磁干擾能力。懸掛引腳時(shí)更容易接受外界電磁干擾。通常在1K到10k之間，有著相似的抗拉阻力。

當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，如果TTL電路的輸出電平低于COMS電路的低高電平(通常為3.5V)，則需要將拉阻連接到TTL的輸出端，以增加輸出高電平的值。

在使用OC門(mén)電路之前，必|須增加拉阻。為了提高輸出引腳的驅(qū)動(dòng)能力，一些單片機(jī)插腳也經(jīng)常使用拉起電阻。

在COMS芯片上，為了防止靜電造成損壞，未使用的引腳不能懸掛。一般情況下，通過(guò)連接拉阻來(lái)降低輸入阻抗，并提供放電路徑。

芯片的引腳增加了拉阻，提高了輸出電平，提高了芯片輸入信號(hào)的抗噪能力，增強(qiáng)了抗干擾能力。

提高客車(chē)的抗電磁干擾能力。懸掛引腳時(shí)更容易接受外界電磁干擾。

在長(zhǎng)線(xiàn)傳輸中，電阻失配很容易引起反射波干擾，而拉下電阻是電阻匹配，可以有|效地抑|制反射波干擾。

抗拔阻力值的選擇原則

考慮到芯片的功耗和灌流能力，它應(yīng)該足夠大，電阻大，電流小。

為了保證足夠的驅(qū)動(dòng)電流，它應(yīng)該足夠小，電阻小，電流大。

對(duì)于高速電路來(lái)說(shuō)，過(guò)大的拉起電阻可能會(huì)使邊緣變平。

以上三個(gè)點(diǎn)，通常在1K到10k之間，有著相似的抗拉阻力。