1. 電源輸入端跨接10 ~100uf的電解電容器。如有可能，接100uf以上的更好。
2. 原則上每個集成電路芯片都應布置一個0.01pf的瓷片電容，如遇印制板空隙不夠，可每4~8個芯片布置一個1 ~ 10pf的鉭電容。
3. 對于抗噪能力弱、關斷時電源變化大的器件，如 ram、rom存儲器件，應在芯片的 電源線和地線之間直接入退藕電容。
4、電容引線不能太長，尤其是高頻旁路電容不能有引線。此外，還應注意以下兩點：
a、 在印制板中有接觸器、繼電器、按鈕等元件時．操作它們時均會產(chǎn)生較大火花放電 ，必須采用附圖所示的 rc 電路來吸收放電電流。一般 r 取 1 ~ 2k，c取2.2 ~ 47uf。
b、 cmos的輸入阻抗很高，且易受感應，因此在使用時對不用端要接地或接正電源。
由于大部分能量的交換也是主要集中于器件的電源和地引腳，而這些引腳又是獨立的直接和地電平面相連接的。這樣，電壓的波動實際上主要是由于電流的不合理分布引起。但電流的分布不合理主要是由于大量的過孔和隔離。
